微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 下面图片中的差分线怎么拉出来呢,请教一下

下面图片中的差分线怎么拉出来呢,请教一下

时间:10-02 整理:3721RD 点击:
图片中的差分线是接插件跟右边这个芯片连接,同时跟再右边的排阻相连! 请大家帮忙看看怎么样拉这个线,打孔又要尽量少?

中间那个是ESD器件吧,信号要先经过ESD器件后再出去,在ESD器件处打一次过孔就行了,排阻是可以换PIN的

谢谢

左侧貌似是普通连接器?你这差分速率应该不高吧, USB2.0级别或者略高。应该还好了,差分可以从SO23-6封装肚子地下过去,然后再到排阻,不会有问题的,这个间距足够了

看着好久以前的帖子真的没啥心情回,没准小编号都丢了呢,哈哈

我是跟这你进来看的,我都快成你粉丝了

好高大上啊,我期待你分享资料,哈哈

还在用呢!都看了的啊!

我跟楼上那主开玩笑呢,扯扯淡,呵呵~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top