微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 内层阻抗设计问题

内层阻抗设计问题

时间:10-02 整理:3721RD 点击:
1》各位大侠,我在一些资料上看到说内层的信号要做阻抗时必须参考两边的平面层,我现在的问题是,如果一个六层板
1  sig
2  gnd
3  sig
4  sig
5  power
6  sig
那么我的3层做阻抗时是不是要参考第二层和第五层?同理第四层呢?
如果是八层版等更复杂点的叠层结构呢?
2》我看到一些资料说高速的信号最好不要在内层走,但是我之前的一些layout中一般都会要求走内层,因为单用外层也走不开啊?这个怎么理解?

按照你上面说的叠层来看的话,第三层和第四层都是参考第二层和第五层
高速信号走内层没问题,但是必须要有完整的参考平面

那就是说我在算第三层的阻抗时,必须同时参考第二层和第五层?

是这个样子的

高速信号有些还故意走在内层(有完整的参考平面的话),这样来减小向外的辐射

所以,关键信号有了完整的参考平面后就要在signal层铺铜。

这个有什么依据呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top