微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 铜皮不避让

铜皮不避让

时间:10-02 整理:3721RD 点击:
圈圈里和铜皮不是同一网络部避让、也不报DRC ,铜皮是动态。这板子原是16.2 现在拿16.3做, 会不会是版本问题?如果需要设置又该怎么设置


你这根线是CLINE吗?

试试Update to Smooth


楼上正解

database check  试试

原本的就是SMOOTH  可还是不避让 。现在DRC是显示了 COLER192\STACK_UP 里面的DRC处要勾选上

把这层改成正片试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top