微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导出网络表出错，大家帮忙看看

导出网络表出错，大家帮忙看看

时间：10-02 整理：3721RD 点击：

我用CAD导出allegro自用的网络表会提示这样的错误，请教一下大家，帮忙解决一下这个问题

把你 Session log 里面的错误细节贴出来

上一篇：Allegro文件解鎖
下一篇：铜皮不避让

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top