微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > identify dc net 问题

identify dc net 问题

时间:10-02 整理:3721RD 点击:
请问
我delete Identify DC net 之后
为什么属线还是没有恢复

RATSNEST_SCHEDULE = POWER_AND_GROUND   看下是否有加了这个属性

二楼大大正解
致上十二万分的感谢
谢谢

请问一下“RATSNEST_SCHEDULE = POWER_AND_GROUND”代表什么,我单设置这个为什么飞线不会消失。谢谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top