微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro中BUS的布线问题?

allegro中BUS的布线问题?

时间:10-02 整理:3721RD 点击:
1.SPB 16.6的allegro中好像没有办法设置BUS了,只有net class和net group。请教高人各自是什么含义?
2.allegro中如何群组拉线,比如我在画的DDR2是BGA封装的,DATA组不能直接框选,如何才能做到群组拉线呢?
谢谢各位!

有一个68集的视频是个好东东!
原来,点route后,右键temp group,可以自选引脚。

给个连接吧 谢谢

http://pan.baidu.com/share/link?shareid=508521&uk=4228226257

net group就是以前的bus

上一篇:allegro导出库
下一篇:identify dc net 问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top