DDR3数据线组内没有走在同一层，等长是按照长度还是延迟

做了个板子，由于组内很难做到在同一层走线，故分别走在top和第三层，第二层参考地。在做等长时，按照延时来做的等长。
但是作出来后，长度上的差异比较大，甚至超过3个mm。
原因是表层的走线和内层走线的传输时延有差别。
这种情况我应该是把线调整成等长还是保留等延迟?
如图左边是线长，右边是时延

期待高手回答，不同层之间怎么设计

期待高手解答

一般按长度来做。如果有条件，可以仿真。

不同的芯片供应商有不同的要求，但最终还是按延迟来确定信号的时序

等长的目的就是保证信号到达终端的时间一致，表层信号传递速度会快于内层，做同样长度时内层延时会大于表层。

那最终还是按照延迟来确认等长的，只不过大家一般都把线走在同一层，从而简化成长度等长就可以

等长应该是按延迟来算的 等长的目的是要信号到达终端的时间一致

1. 把层间厚度设定到文件中。
2. 把Z轴开关，等长DRC等都打开。
这样才可以在不同层做等长。

. 把Z轴开关，等长DRC等都打开。
应该是指alaysis mode 里面的DRC mode 和options 里面的Z Axis