微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro design entry CIS 16.3无法导出netlist

allegro design entry CIS 16.3无法导出netlist

时间:10-02 整理:3721RD 点击:
现在需要用CIS 16.3导出.dat格式的网络表,提示有错误。
百思不得其解呀



%CDSROOT%\tools\pcb\bin;%CDSROOT%\tools\Capture;%CDSROOT%\tools\bin;%CDSROOT%\tools\jre\bin;%CDSROOT%\tools\fet\bin;%CDSROOT%\tools\specctra\bin;%CDSROOT%\tools\libutil\bin;
把上面的代码复制到环境变量path的最前面就行了

no differences...............


我的是这个样子的,你看一下


PADS软件与ALLEGRO冲突啊,装了PADS就会这个样子

偶木有装PADS。

,那就不晓得呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top