微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求Allegro中差分绕线规则

求Allegro中差分绕线规则

时间:10-02 整理:3721RD 点击:
这样的绕线对不对呢,求比较好的方法和分析


貌似不行!

应该可以看过别人有过这种做法,差分等长优先考虑的,你百度下有相关介绍。

好像有个规则是说:突出部分的高度小于等于2倍的spacing;突出部分的长度小于3倍线宽。

可以,在需要补偿的地方绕线比较好。

没有人说实话

一个充满争议的话题,仁者见仁智者见智!我一般在差的一端绕一个大包!

你绕的太密了
这是我绕的,绕线尽量不要斜着绕


上一篇:关于pcie级联
下一篇:16.5 stroke editor

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top