微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于pcie级联

关于pcie级联

时间:10-02 整理:3721RD 点击:
现在有一个proj,主片与从片想要通过pcie级联,我的想法是:host的rx连接到target的tx,对应的,houst的tx连接到target的rx,即:


不知这样是否可以?请大牛赐教,谢谢

不要沉了阿

没见过这么整的!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top