微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 内存信号,在接到颗粒时,DQ可以打乱顺序接,为什么?

内存信号,在接到颗粒时,DQ可以打乱顺序接,为什么?

时间:10-02 整理:3721RD 点击:
内存信号 DQ0~DQ7,等每组DQ信号,接到内存颗粒时,为什么可以打乱顺序连接,比如DQ0可以接DQ7
请大家帮解释下,多谢了

求高手啊

数据信号只要是没有复用功能  是可以在组内任意交换的  数据放在DDR里只是存取过程   不会更改数据   取出来的数据顺序会按照存进来的数据顺序操作   所以也就不会出错   这样就可以组内数据交换了

乱序进,乱序出,最后负负得正,出来的data还是你要的东西,只要地址不错就没关系

数据放在DDR里,只是存取过程,
明白,多谢了

明白了,多谢你

了解下,谢谢!

这样调整程序要改吗?

按楼上两位讲的,应该不用,只要地址对就行

只要不读颗粒的ID就没有问题。

呵呵,学习了!~

没关系的!地址 控制不错就没有问题!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top