微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > SPB16.5几个使用问题

SPB16.5几个使用问题

时间:10-02 整理:3721RD 点击:
刚安装了SPB16.5版本,发现有几个地方不能使用,请高手帮忙解答下。谢谢!
1、建库时,管脚的sizeable属性使用不正确:
   定义管脚时定义成sizeable属性,并设置了size,在symbol中可以显示为管脚名称<1>、<2>等等。但是generate package后,发现管脚不会自动展开成size个管脚,size就不启作用了,变成一个管脚了。
a、下图中,可以看到size被设置为2,管脚也展开成两个管脚了;


b、接着generate package后,又变成一个管脚了。


请问这种要怎么解决呢?

2、电源符号的问题
    之前用过16.3版本,使用standard库中的正电源和地符号,修改HDLD_POWER的值为需要的电源值,比如+3.3V,+3.3VA_DSP等等,地也是修改这个属性,不会报错,而且会自动连接到一起去。换成16.5以后,修改同样的HDLD_POWER属性值,电源符号部分会报错,地符号全部报错。错误信息如下图所示。



请问是不是关闭检测就可以?那会自动将同样HDLD_POWER的地方连接到一起吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top