微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 生成allegro网表的时候Packaging cannot be completed

生成allegro网表的时候Packaging cannot be completed

时间:10-02 整理:3721RD 点击:

大家好,我在生成网表的时候会爆出这个错误:说是我的一个器件是空的ID。
#53 ERROR(SPCODD-53): Packaging cannot be completed because packaging has encountered a null object ID. The design may not have been saved correctly. Save the design before packaging.
ERROR(SPCODD-391):
Reference Designator: U3. Could not pack schematic instance @si.\all\(sch_1):flash@si.flash(sch_1):ins222@library1.\k7n643645m.normal\(chips) (MODULE: FLASH; PART: K7N643645M) in sections.
但是网表还是生成了,那这个生成的网表会不会是错的呢?

大哥 问下你问题解决了吗?我遇到了和你一样的问题,求解?感谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top