微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于静态铜皮单独某个管脚全连接的问题

关于静态铜皮单独某个管脚全连接的问题

时间:10-02 整理:3721RD 点击:
       请教各位大侠,如何在静态铜皮的前提下,同网络属性的管脚针对同一块铜皮,其他插装管脚都花焊盘连接,而个别管脚为全连接!

你可以点击那个焊盘查看属性,貌似在EDIT-properties里,然后添加一项dyn开头con结尾的选项(大概记忆),在添加后的规则下拉菜单中选中full-connect
静态铜皮不会自动避让其他违反规则的元素,所以我们铺个动态铜在刚才设置的焊盘上,这是他全连后再把铜皮改成静态,再用mark shape(貌似)合并起来就好了。

静态铜皮可以做花焊盘,需要哪个做点击哪个就可以了,点击静态铜皮进去它的属性里面设置好,再点击需要做花焊盘的pin或者via就能做成花焊盘了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top