微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求教关于shape间距问题

求教关于shape间距问题

时间:10-02 整理:3721RD 点击:
如图,via的最小间距是0.65mm,via的外径是0.35mm。这样,via之间正好可以过一条0.1/0.1mm的线。本来想via之间也可以过0.1mm的shape的,但出来后无论如何也铺不上。量了via和shape之间的Air Gap是1.0002mm,不解,求教。谢谢。


这个需要你去规则管理器中改(CNS),在space rule里,具体规则看你当前铜皮处于哪个规则区域下再去设置。

谢谢tanyaofeng,约束管理器中的SPACING里的Shape TO Thru Via已经设置为设置为0.1mm.不知道还有没有其它的建议。再次谢谢回复。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top