微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 这种DRC是怎么回事?

这种DRC是怎么回事?

时间:10-02 整理:3721RD 点击:
RT:下面是DRC的描述~求高手指教!
LISTING: 1 element(s)
           < DRC ERROR >           
  Class:           DRC ERROR CLASS
  Subclass:        PACKAGE_TOP
  Origin xy:       (-27.500 -2.500)
  Constraint:      Package to Package Spacing
  Constraint Set:  
  Constraint Type:
  Constraint value:
  Actual value:     3.81 MM
  - - - - - - - - - - - - - - - - - - - -
  Element type:    FILLED RECTANGLE
  Class:           COMPONENT GEOMETRY
  Subclass:        PLACE_BOUND_TOP
  RefDes:          U9
                     xy-lower          xy-upper
  Rectangle Top:    (-27.500 -2.500) (-17.500 -2.500)
  Rectangle Bottom: (-27.500 -14.000) (-17.500 -14.000)
  Height: 11.500 millimeters
  Width:  10.000 millimeters
  Area:   1.1500  (sq cm)

  - - - - - - - - - - - - - - - - - - - -
  Element type:    FILLED RECTANGLE
  Class:           COMPONENT GEOMETRY
  Subclass:        PLACE_BOUND_TOP
  RefDes:          U17
                     xy-lower          xy-upper
  Rectangle Top:    (-27.500 -2.500) (-2.500 -2.500)
  Rectangle Bottom: (-27.500 -27.500) (-2.500 -27.500)
  Height: 25.000 millimeters
  Width:  25.000 millimeters
  Area:   6.2500  (sq cm)

  - - - - - - - - - - - - - - - - - - - -

你把bound打开,就会发现是器件的bound相互重叠了。

U9和U17的bound

感谢楼上!

给自己电脑上装个有道词典就OK了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top