微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 布局问题:以上下两边为工艺边,左右两边将器件放到PACKAGE KEEP IN之外

布局问题:以上下两边为工艺边,左右两边将器件放到PACKAGE KEEP IN之外

时间:10-02 整理:3721RD 点击:
布局问题:请问,以上下两边为工艺边,左右两边将器件放到PACKAGE KEEP IN之外,会报DRC,怎样才能消除这样的DRC呢?



你可以再最后出板子的时候把keep in删掉再更新DRC就不会有了

工艺边不是在制板时候,告诉PCB生产厂家加载的吗?他会在你的长边出加载吗?你在设置的时候为什么不把route keepin设置合适?还要删除一类的操作

这个package keepin是自己画的吧,左右方向扩大一点不就行了。

如果这个DRC是允许的,且避免不了的,那就不用消除了。出gerber也不会有问题。

不想显示的话,可以将允许的drc waive掉

修改KEEP IN的DRC的位置

修改PACKAGE KEEP IN

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top