微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教:回注在啥时候回影响约束?

请教:回注在啥时候回影响约束?

时间:10-02 整理:3721RD 点击:
各位大侠,有人说allegro中rename并回注会影响到约束条件,可是我回注过很多板子了,也没有遇到过影响约束条件的情况。
各位遇到过回注后影响约束,而产生DRC的情况吗?
补充说明一下:我用的版本是16.2。

我也想知道,希望知道的帮帮我们

如果设置了pin pair 会改变的,如果设的是网络的长度是不会变的,道理上是这样的。

曾经设置过pin pair但是也没有发现约束的DRC错误。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top