微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 覆铜的问题请各路高手帮忙

覆铜的问题请各路高手帮忙

时间:10-02 整理:3721RD 点击:




如上图,接覆铜(GND)的一端避让的间距小于其它的,这是为了什么呢? 这个能改成避让的间距都一样的吗?

规则定义不一样……

哦,那我看看规则器

到PADS里面去看看了。应该是规则没有设置?

same net规则要设置成跟其它的一样就OK

谢谢各位大侠指教,.按照你说的做,已OK,不过我这块板需重新覆铜才生效.

恭喜你i成功解决!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top