微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在整理原理图时出错提示?

在整理原理图时出错提示?

时间:10-02 整理:3721RD 点击:
各位高手,在整理原理图增加页间网络连接时出现错误提示,如图
请指点下!


第七页页码设置不对啊
难道提示的信息不对?

问题已解决。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top