微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Drc Error solder mask to shape spacing解决办法

Drc Error solder mask to shape spacing解决办法

时间:10-02 整理:3721RD 点击:
布完线准备在TOP层铺铜,可是总在VIA处出现DRC错误,不知怎么解决,新手求助?
Drc Error: soldermask to shape spacing。应该是阻焊距离VIA的Shape太近,怎么设置
可以消除错误?

问题太简单了?路过的也指点指点哈

今天,我也遇到这个问题。好像是连接via的线径太宽了。

点击第一个,再点击你刚铺的shape;点击第二个,逐个点击和它冲突的via,试试看。


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top