微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于铺铜问题

关于铺铜问题

时间:10-02 整理:3721RD 点击:
地层 (gnd),进行铺铜的时候,使用zcopy 命令, 完了之后, 将gnd net assign 给这个铜皮, 我想问的是:
1) 这样 assign 之后, 怎么样保证这个gnd 是和信号层的gnd 是相连的 (信号层也有走电源和地线)?
2) 为什么有些带过孔的引脚(这些引脚是连接到gnd的)在遇见这层铜皮的时候,还是自动避让开来, 并没有和铜皮连接起 来?
3)

1.再进行z-copy的时候,可以点选保留网络名的选项。
2.不同层的所有元素只能通过通孔连接(via、thru-pin)
3.你所说的这个情况的一个很可能的原因:你z-copy的那个已存在的shape不是gnd网络,且z-copy选择的是静态铜。

回复 xytjsdb 的帖子
你的问题看得有点迷糊  1 难道你的信号层gnd就一个孔也没打而导致无法与地相连   2应该是你的铜箔属性设置了避让  

谢谢楼上两位!
。z-copy选择的是静态铜。

请将

thru pins以及下面两个都设成full contact. 这样就没问题了.

如果还是不行请选中SHAPE点右键选parameters跳出对话框

改成full contact

呵呵,原来这样设置也可以的呀,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top