微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于中间扣洞问题,高手请进,急

关于中间扣洞问题,高手请进,急

时间:10-02 整理:3721RD 点击:
我想在电路中间挖一个很大的洞,我画outline了,可是地平面和电源ping命令在洞里面还有,应该怎么解决啊。

是地平面和电源平面在洞里面还有,应该怎么解决啊。

采用禁止布线层来做试试

我试过用keepout层了不管用啊,郁闷

用shap畫出避開範圍在 route keep out / all

你可以把那个破孔做成一个元件形式,避开,或者画个routekeep,可以避开的.不能避是不是你的FILL MODE没有改成SMOOTH这一项

以你现在画得扣洞的outline 为基础z-copy   routekeep / all 外扩15mil以上就可以了

1.先确定你的outline是封闭的,不是的话compose shape 到outline成shape(封闭式)
2.  edit \z-copy \roue keepout 外扩expand 15mil就可以了   

好奇怪,按照大家说的怎么就是不行了
weving,你说的fill mode在哪儿设置

学习了!

route keepin, 外扩20mil

回复 miaochen78 的帖子
fill mode 在setup -Drawing Options- status-最下面

route keepout/all

高手很多,友情顶一个

你的电源层和底层是铺动态铜吗?可以试试datebase check
如果route keepout 和outline都不行,可以试试anti etch
在前一家公司也遇到同样问题,正版16.3,向软件供应商求助也没能解决,最后是人工切割铜箔弄好的,祝你好运哦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top