微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro的叠层设置

Allegro的叠层设置

时间:10-02 整理:3721RD 点击:

叠层设置应该是在pcb设计的任意阶段都能设置或修改的吧,就像protel一样!?
因为我可能初期规划这个做成12层,但是最终我用10层就能做好,这是侯需要修改或者最终确定叠层!

显然……

当然在pcb的任何阶段都能改,但是叠层涉及到很多相关约束,比如特征阻抗匹配,在布线之前就要把所有因素考虑进去,然后设置好再布线。不然改动太大。

请问如何考虑特征阻抗匹配这个问题?!

你看下特性阻抗的公式吧,信号线上的阻抗跟几个参数有关系:线宽、间距、铜厚、层间距、介电常数,所以当你通过公式计算好后,设置好叠层参数去布线才能保证你的线制板后能达到特性阻抗要求;如果你由12层改为10层,在你总的板厚度不变的情况下,肯定会影响你有这样要求的信号线的阻抗值,因此要修改叠层参数的。
所以说要在布线前把叠层信息、约束设置好。

5楼是正解哈、

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top