微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教关于16.3的区域约束条件

请教关于16.3的区域约束条件

时间:10-02 整理:3721RD 点击:
看了15.5的视频发现有个区域约束规则,正好我布差分线,器件内部有一小段和外部的约束条件不一样,就想着是不是要用到这个区域约束规则,但16.3好像和15.5不一样,我找了半天也不知道怎么设!希望高手能给点指导

是不是這个
15.5 ---- Board Geometry -> Constraint_Area
16.3 ---- Areas -> Constraint Reg... -> Through All

http://www.eda365.com/thread-19134-1-1.html

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top