微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 一直不懂怎么设置差分线内部与外部的间距高手来看看

一直不懂怎么设置差分线内部与外部的间距高手来看看

时间:10-02 整理:3721RD 点击:
比如差分线宽5mil间距是10mil,并且差分线与其它所有线要保持15mil的距离,该怎么设置规,差分线内部我知道怎么设,就不用说了,关键是怎么设置与其它所有线间距是15mil。用16.2的来说说,给你们加分。

试试net class-class!
试好后给我们做个介绍!

关键要把板上其它所有网络都要建立一个class才能用net class-class这种规则吧,是不是太麻烦了

在约束里面可以设的,

15.5的设置是先设定个net spacing规则,然后再把这个规则应用到差分对中去。16.2的没用过,不知道是不是一样!

正解,突然发现我这样实现了都没注意

学习了

初學者學習中,

学习中

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top