微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro的shape check检查出现的问题

allegro的shape check检查出现的问题

时间:10-02 整理:3721RD 点击:
在allegro的shape check检查中,标出了一个个小圈圈,应该属出现了问题,但是不知道是什么含义,请大家指点一下。


先行谢过了!

别沉了,顶顶!

不知道,帮你顶顶。

是哪个层面的啊

    是顶层,跟这个有关系吗?请指点一下……

看看board  geometry层是不是多了东西?

是shape的宽度小于最小值,建议切掉,否则出光绘的时候会报错

我之前有遇到过,也是有圆圈,出Gerber时会带出来导致短路,是另外的层面导致,你要咨询出是什么层面的

    你所说的最小值是系统默认的值还是可以手动设置的?这个最小值是如何确定呢?

    出负片和正片有什么影响,应该如何考虑这些问题呢?

我们是用vSure run netlist analysis分析出来的,若gerber后不影响就没有关系了,若影响就要分析原因啊

请问你这个vSure run netlist analysis是什么软件啊?是你们自己的吗?在网上能找到吗?

我们用的是valor分析的是否短路

         这个报错跟check shape时输入的数值有关一般最细的地方不能小于4mil,小于该规定的地方会报错,特别是尖角的部分(图中应该是尖角),如果光绘文件的出的是274D的话,就会报错而不会短路,274X则不会,建议还是修掉,尖端部分实际会有天线效应

没错

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top