微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 拓扑结构报错-----ET

拓扑结构报错-----ET

时间:10-02 整理:3721RD 点击:

由sigxplorer生成拓扑,在布线时总会报错,不知什么原因期待帮助!



大家都没有遇到过吗?自己顶一下

问题好像找到了,是T型连接点的分支应该成一定的角度

拓扑报错,搞了几天终于明白了。差分线走T型拓扑时,一根一根布线,并且两个分支要成一定角度。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top