微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 问个关于晶振下方地平面处理的问题

问个关于晶振下方地平面处理的问题

时间:10-02 整理:3721RD 点击:
一般都说晶振下面应该保证地平面完整,但是如果考虑到寄生参数的话,需要把临近的参考平面抠掉来减小寄生参数。怎样处理这个矛盾呢?谁是更主要的?

个人经验是 晶振周围最好什么信号都不走,而且离ic越近越好 呵呵

可实际上好多板子做不到啊。
实际上也有板子 从晶振下面走线,使用起来没问题。就是没侧过EMC,不知道这方面会不会有问题

周围最好不走信号线

我一般就是下面不走线,表层铺地头皮,有时2个表层都铺铜皮,晶振周围放地孔。

DIP8,DIP14这类的晶振底下可否走线呢

尽量避开走线和过孔,如果允许,可以在表层铺铜

晶体还是晶振?这是不同的。感觉LZ说的是晶体。晶振走线要求不高,不铺地也没事

晶振(如X1)下方最好每层都净空,并在表层铺GND 的SHAPE ,或用15—20MIL的TRACE 包起来,有利于EMC.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top