微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > ddr必须要终端电阻吗

ddr必须要终端电阻吗

时间:10-02 整理:3721RD 点击:

我只用了一片ddr芯片和fpga相连。不用终端电阻影响究竟有多大?
谢谢大家

帮帮忙吧,我设计的时候没有加上拉电阻。也没有vtt电源。pcb正在画,现在改还来得及。

接VTT的电阻阻吗?那个不叫上拉电阻,不加也可以,加了不多余。

那个不叫上拉电阻,不加也可以,加了不多余。

谢谢。
就是那个电阻。我看有的设计加了vtt匹配电阻,有的没有。第一次画这个板子,不知道在什么情况下不加。是不是有距离的要求?
找不到相关的文档资料说不加那个电阻的情况
4# mening

我的DDR2以验证成功,不需加如上拉电阻及电容!

DDR应该是要加的,因为ddr2是odt(on die ternate)
要不,你这个就不是SSTL II电平了,所以建议你加上,省得出问题

UESTCC3200732好像是UESTC的校友,哈哈。parallel termination通常用于多于5片DDR芯片或者走线长度超过2inch的场合,其它情况可以不需要加的。

DDR2只有数据线DQ和DQS有ODT,在电脑主板上地址线还是要在板上加电阻的。DDR3所有的线就都有ODT了,于是就都不需要了。

最好仿真一下吧

DDR不加串联终端电阻呢?

串联终端电阻?DDR有这样的电阻吗?

就是匹配电阻吧?数据线上是有的,ddr2之前。ddr3好像不用了,有个叫odt的新技能了~~

没必要吧

感謝分享~~

上一篇:16.2怎么定义via
下一篇:问一个VIA的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top