微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 新手请教:在DDR绕线中,导长度表里clock的最大与最小的长度范围的问题

新手请教:在DDR绕线中,导长度表里clock的最大与最小的长度范围的问题

时间:10-02 整理:3721RD 点击:
ALLEGRO PCB  :在DDR绕线中,要自己做导长度表,在导长度表里需要设clock的最大与最小的长度范围吗?如果要设,设的范围是多少mils?请教各位大虾谢谢

10mil

谢谢,我试试

你是要设DATA与clock 的长度范围还是?

可以和我联系啊,QQ是 229502298

不是的,DATA, ADDRESS我都设好啦,以前练习的时候用的是别人建好的导长度表,现在自己建表,确定出了clock就是不知道它的最大长度与最小长度的范围。

可以拿时钟当做参考

好的谢谢,我设的范围是10mils

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top