微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 16.2 约束设定

allegro 16.2 约束设定

时间:10-02 整理:3721RD 点击:
版本:allegro16.2 p005(v16-2-57E)2008/10/14
设置relative delay不起作用,但是设置min/max delay就起作用,大家有没有遇到过这样的事情?

看看

刚学习。

kankan

setup——constraints——modes
你看看哪些选项打开了

在那cmgr里面analyze下面有一个mode调整里面勾选就可以了。

16。2的是这样的,与以前的版不一样了

俺也是用不惯16.2,习惯15.7

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top