微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > VIA 显示效果不一样-带图

VIA 显示效果不一样-带图

时间:10-02 整理:3721RD 点击:
图1和图2中的VIA为什么显示效果不一样。
一个空心,一个实心的?
实际电路板上VIA孔中心都是空心的啊,
是Allegro里设置不一样吗?



我两张图filled pads都是勾上了的,图一实际电路板上是实心的吗?

实际上两张图是一样的,只是显示不同而已

铺铜的时候在shape--Globe.....里选smooth是图2的情形,选disabled就是图一的样子

ffffgddsdfd

同问,和小编一样,都是空心焊盘,但是显示不一样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top