微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 怎样设置规则使BGA下的差分线间距小,拉出来后大?

怎样设置规则使BGA下的差分线间距小,拉出来后大?

时间:10-02 整理:3721RD 点击:
目前我的差分线规则设置的是5.1mil/10.1mil,BGA间距比较小用这个规则走不了,
设置什么样的规则能使在BGA下走一个差分规则(如5.1mil/7mil),拉出BGA后用另一个规则5.1mil/10.1mil?
软件版本15.5p008

要在constraint中設置

我在constraint里,设线宽,间距,没能达到效果
哪位能指示下

你在constraint area层画一个框框,设置这个框框的间距属性,然后在assign table里设置走线在不同区域使用不同的规则就可以了

........

是呀

这个要设置区域规则!画个区域在BGA里,设置参数即可!

顶  4#   

設置 Constraint Region

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top