微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 约束里面的**代表什么意思啊

约束里面的**代表什么意思啊

时间:10-02 整理:3721RD 点击:
如图所示


拿VIA TO PIN来说吧,这个表示在不同的层面约束值不一样,比如说可能在top层是8mil,内层走线是6mil

LS还能讲详细点不?

就是说没一层设置的约束的值不一样 不能统一显示 所以用**代替

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top