微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:VGA 信号上升时间过长应该如何解决

求助:VGA 信号上升时间过长应该如何解决

时间:10-02 整理:3721RD 点击:
最近有两个项目的VGA的R、G、B三条信号线的rise time和fall time均高出标准一个数量级,分析问题应该是集中在信号走线长度和匹配电容(33pf)的问题上,现在,小女子仿真还没有达到出神入化的境界,所以希望有经验的大虾提供下参考意见。
注:其他的各项参数均达到要求

调RGB信号的那三个电感

不知会不会是周围有大电容呢?
很有可能匹配电容出问题了吧!
高手请出来帮一下小编哦

终端匹配网络会影响信号的上升下降时间。你测测经过终端匹配网络之前的信号是不是正常的

哇,过来学习。

路过看看

3# BGA
周围是有33PF的电容,调过了,没有太明显的影响

4# flyingwxj
这个试一下

问题已经解决了,谢谢flyingwxj

感謝分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top