微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教一个DDR走线的问题?

请教一个DDR走线的问题?

时间:10-02 整理:3721RD 点击:
有一个问题想了很久有点不明白,DDR1的时钟频率仍然是133MHz,只是它采用了不同的编码方式:在时钟的上升/下降均采集数据,是否是说那的时钟线频率仍然是133MHz,而数据/地址线的数据率是266MHz呢?

数据线实际上最高也只能达到266MHz,你画时序图就看出来了,仿真的时候可以用133MHz进行;
地址线最高也只能达到133MHz,仿真的时候可以用66MHz进行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top