请教：三星ARM的封装内总线长度

请教路过大虾：三星系列的ARM处理器，用DDR内存，要求DDR信号线做等长处理，但三星的资料中并没有提供信号线在BGA封装内的长度（Intel和Marvell的资料一般有提供），是不是说三星系列ARM处理器的DDR总线信号在BGA封装内是做过等长处理，而我们不用考虑内部信号线，只要板上走线等长就可以呢?
急用！求教！

三星提供的所有设计资料上都没有提到length matching吗?是不是漏看资料了哦，封装内部等长的可能性不大，总线差100多mil也是正常的。
知道确切的等长要求么?误差范围是多少? 如果要求不高的话，可以忽略芯片内部线长失配。

我现在做的是S3C6400，是三星网站上提供的资料（我注册的），提供了IBIS,及开发板的PDF文档,um等，三星的文档不多，没有见到有等长layout要求的文档。
以前做三星的ARM(我做过的2440,4510)也没见过总线等长layout要求文档，只是原来都是用SDRAM，自觉没有太大必要，也就只在外部做等长就得，现在要用DDR的，没有这个文档，那风险就大了。

封装内部长度，我做过intel的（有提供文档），内部封装长度（DDR部分）相差500mil的也都存在啊，

曾经做过一个类似的项目，DDR总线作等长(+-40mil)，根本不考虑封装内部的补偿。
嘿嘿，偷懒吧

忘了说了，时钟频率是133MHz的，参考一下吧

误差在500mil都是存在的吧

资料中没有说明DDR信号线的封装内长度，其他芯片我见过相差500mil以上的，不过三星的芯片没见过相关资料，问过一些前辈，多是说没有说明就可以忽略封装内的，可能三星芯片这块信号线的封装内长度失配不是很大吧