微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > CDCM61001 输出时钟频率偏低

CDCM61001 输出时钟频率偏低

时间:10-02 整理:3721RD 点击:

我现在在用CDCM61001这个芯片,但是发现它这个芯片在常温下输出的时钟频率比理论值低,等温度高起来后才正常,大家用没用过这个芯片?或者猜测它可能存在的问题?谢谢~~~~

你好,输入输出分别是多少? 频率偏差多少?等多长时间?

由于CDCM61001内部是一个PLL,输出是跟踪参考的,因此请确认Figure17的上电时序是否正确,上电期间参考是否准确稳定的提供,以确保校准锁定。另外参考是否有测量过是否有随温度变化?

输入是25M, 输出我想得到156.25M, 也就是所先乘以25再除以4,但是我发现它常温下上电输出只有140M, 等温度高起来才到156.25M.

上电后3.3V是一直有的,rst_n管脚和CE管脚是FPGA控制的,我先全拉低,然后先使能CE,大于1s钟后我再使能rst_n,这样应该是正确的吧?

输入是crystal还是其他?输入输出频率为多大?

不是无源晶振,是有源晶振。但是我也用FPGA输出25M时钟试了,同样的现象,都是刚上电时输出时钟140M, 温度上来就156.25M, 再重启也是正常的,所以我判断它跟温度有关系

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top