微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 如果TFP410的IDCK时钟频率低于25MHz,会怎样?

如果TFP410的IDCK时钟频率低于25MHz,会怎样?

时间:10-02 整理:3721RD 点击:

还能正常显示吗?我的应用环境只显示静态图形,不需要运动视频显示。

根据目前硬件方案计算,平均时钟可能会低于25M。

这个频率决定了分辨率的大小,25MHz为640*480@60Hz时需要的pixel rate,如果低于的话,应该不会正常显示

谢谢kailyn,我看到你给出了"应该"字眼的推断性结论,所以想多追问一下.

这是常规性的推断,还是基于匹配问题的理论计算后的推断?

我之所以会这样问,是因为我之前是直接控制液晶屏的,当时屏手册明确时钟信号至少要32M(800x480),但是我把时钟降低为15MHz,我的应用显示仍然很清晰正常.

由于考虑产品可能会需要连接不同大屏幕的液晶,所以,我计划设计DVI接口,期望简单的硬件设计就能满足我的简单应用,于是,就遇上了25MHz的限制.

不能正常显示是基于匹配问题的理论推断,因为DVI1.0的最低像素标准就是640*480@60Hz,需要时钟25MHz,如果低于的话,T.M.D.S link被视为无效传输。

谢谢Kailyn.

我仔细核算了我的硬件和软件,我给TFP410的时钟频率是交替变化的,第一个是频率为24M的时钟,第二个是频率为40M的时钟,周而复始.

查询DVI1.0的2.3.1定义:当T.M.D.S时钟低于22.5M超过1秒时,DVI link可以视为无效.

剩下的问题是:如果我提供了一个上述不均匀的时钟,它的最低频率是24MHz,但它的平均时钟是30MHz(超过25MHz),这时候,TFP410还能正常编码输出吗?

如果可行,那么,我的硬件设计将极为简单

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top