求SV+UVM学习方向指点——刚接验证妹子一枚

IC验证刚接触的妹子一枚，刚看完systemverilog验证这本书，请问下一步该怎么学?
看张强的UVM实战?然后那，我看有人说让跑lab的，请问由lab资源吗。怎么搭建开发环境那?装虚拟机，安装linux系统，再装上vcs软件?

Hi ,
可以去这里做练习：
http://www.edaplayground.com/

最好说一下自身的情况，学生?工薪族?爱好者?不同的环境，有不同的方式方法。

研究生一名，专硕，明年9月就要开始找工作了

现在研究生也开始搞验证的东西了?可惜不是容易出课题的东西，感兴趣可以。

为了找工作呗，做设计的一大片，怎么拼得过

这里面是做什么的，打开之后好像要登录啥的

做这一行的难得有妹子

阿，是吗，感觉学校这专业的女生还是不少的，难道她们都去做设计了。一提专业就后悔为什么大学不报文科，唉唉，如今头发都快秃了，想我90后小仙女都开始掉头发了。

还好吧，班上男女比例3:1

按照UVM实战自己搭建一个环境玩一玩就熟悉了

刚工作，也是验证。
基础入门就是你那本绿皮书了，里面有不少C++的思想，又有些地方借鉴JAVA，比C++灵活，比如析构函数在SV中就不需要了。建议你中问的和英文原版对照着看，那本中文的有几处小错误（命令或code错误），而且有些话翻译的不通顺。主要章节1，2，3，4，5，6，8，9 。后面的可以以后看，如果你有verilog基础，这个半个月内可以搞定。

UVM的话，两本权威的中文资料，《UVM1.1应用指南及源码解析》，《UVM实战*卷1》。都是张强写的。
内容接地气，有个简单的例子贯穿真个流程。比较适合初学者。看完可以对UVM有个大概的了解。

嗯，谢谢。绿皮书看的差不多了，请问下一步是去看UVM的书，还是搭建验证环境跑lab，还没有装上VCS软件。除了这几本书，在校期间还要做些什么

软件都没有你怎么编译啊，搭建完环境也没用啊。建议你破解一下S公司的vcs，再装个虚拟机。linux下的环境操作。S公司也有关于SV的lab guide。可以按照那个试着做一做。
绿皮书的环境列的太简单，仅供参考。lab guide 的还可以。会教一些debug方面的东西。