微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > NCverilog定义宏

NCverilog定义宏

时间:10-02 整理:3721RD 点击:
在用NCVerilog仿真时,如何从外部定义一个带有数值的宏?
类似于Verilog文件中的
`define dat 8

你是不是应该用$valueplusargs

ncvlog -define dat=8
ncverilog +define+dat=8

谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top