微波EDA网，见证研发工程师的成长！ 2025婵犲痉鏉库偓妤佹叏閻戣棄纾块柟杈剧畱缁狀垶鏌ㄩ悤鍌涘04闂傚倸鍊风粈渚€骞栭锔藉亱闁绘劕鎼粻顖炴煥閻曞倹瀚�01闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘 闂傚倸鍊风粈渚€骞栭銈傚亾濮樼厧娅嶇€规洑鍗抽獮鍥敆婵犲應鍋撻崸妤佺叆闁绘洖鍊圭€氾拷濠电姷鏁搁崑娑㈡偤閵娧冨灊闁挎繂顦粻顖炴煥閻曞倹瀚�

sv中的流操作符的问题

时间：10-02 整理：3721RD 点击：

为什么systemverilog for verification中说不能使用流操作符直接对unpacked array赋值?它可以给压缩数组，动态数组，队列赋值啊，从机制上看这些没啥区别啊，我用vcs仿了下确实不行，但是没在sv标准中看到说不能赋值的，哪位大侠解释下，多谢啦

用过一次没成功等大神指教

上一篇：uvm_config_db::get问题请教
下一篇：请教！UVM中关于送给reference model数据的两种不同方法！

操作符 sv 相关文章：

栏目分类

射频专业培训教程推荐