微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > sv中的流操作符的问题

sv中的流操作符的问题

时间:10-02 整理:3721RD 点击:
为什么systemverilog for verification中说不能使用流操作符直接对unpacked array赋值?它可以给压缩数组,动态数组,队列赋值啊,从机制上看这些没啥区别啊,我用vcs仿了下确实不行,但是没在sv标准中看到说不能赋值的,哪位大侠解释下,多谢啦

用过一次 没成功等大神指教

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top