微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 有关post simulation

有关post simulation

时间:10-02 整理:3721RD 点击:

麻烦有做过后仿的么,是布局布线后的仿真,用modelsim或者VCS都可以,我想知道一下做后仿都需要什么文件,是一个什么样的流程,谢谢!
错误是这样的:(我用的是modelsim仿真)
#while elaborating region: /decode_tb/udecode/FE_RC_15398_0
# Fatal error at an unknown location
#while elaborating region: /decode_tb/udecode/FE_RC_15397_0
# Fatal error at an unknown location
#while elaborating region: /decode_tb/udecode/U186663
# Fatal error at an unknown location
#while elaborating region: /decode_tb/udecode/U246474
# Fatal error at an unknown location
#while elaborating region: /decode_tb/udecode/U247480

routing完后生成netlist
再用rc工具提layout的rc,STA分析的同时生成sdf文件
后仿的时候用sdf反标netlist就行了

谢谢,能不能再相信点,我之前没做过后仿,不知道都需要什么文件,非常感谢!
2# laoyeren

不同的综合工具产生的网表后缀名都不同,不过sdf文件是同样的。当然还要有一个测试文件,这个保留功能仿真的即可,如果时序不满足在作出调整吧。

谢谢你的回答
你还,我是想做布局布线完的仿真,是不是用布线后生成的网表,然后再加上标准单元的.v文件以及测试文件,还需要其他的什么文件么,我怎么总是报错,而且还不显示错误的原因,我用的是modelsim仿真,谢谢
4# gaurson

首先要判断你的仿真元件库是否齐全,比如你用altera的芯片,那么它提供的仿真库是否已经编译到你的工作目录下?其次,需要布局布线后的网表,这个也和工具有关系;第三,就是测试文件,这个可以使用功能仿真时候用的,但也许在时序上会有冲突,在仿真的过程中根据结果来调整吧;最后可能你需要一个SDF文件,应该是布局布线之后产生的,这个在做仿真的时候,modelsim有一个选项可以去指定。

谢谢你的回答,我做的是ASIC,用的是standard cell的,verilog也有,但是在按modelsim得simulation的时候就会报好多的错,还不提示是为什么错了,就这样的错误:
#while elaborating region: /decode_tb/udecode/FE_RC_15398_0
# Fatal error at an unknown location
#while elaborating region: /decode_tb/udecode/FE_RC_15397_0
# Fatal error at an unknown location
#while elaborating region: /decode_tb/udecode/U186663
# Fatal error at an unknown location
#while elaborating region: /decode_tb/udecode/U246474
# Fatal error at an unknown location
#while elaborating region: /decode_tb/udecode/U247480
6# gaurson

7# handucheng
还是确定一下ASIC元件库是不是存在于当前工作目录下吧,检查检查项目的内容看看。或者你把你操作的详细步骤说一下。感觉还是库文件不匹配的问题。

发帖赚钱中

谢谢!
我是这样操作的
1、提取encounter布局布线完的网表、sdf文件
2、将提取的网表文件、standard cell的.v文件、testbench文件放在同一目录下面
3、用modelsim编译以上文件
4、点simulation,但是会报一遍所有的standard cell都会出错,不知道为什么!

8# gaurson

standard cell的.v文件这个恐怕不应该是和你的其他文件放在一个目录下。不知道你的网表源程序里面是不是include了standard cell的库,不是放在一起就可以的。也还要注意一下你在工程里放置他们的顺序,库的一般都是最高位置。

感謝大大的解答...
讓我受益良多

谢谢两位的提问和回答,学习了。

thanks

还是确定一下ASIC元件库是不是存在于当前工作目录下吧,检查检查项目的内容看看。或者你把你操作的详细步骤说一下。感觉还是库文件不匹配的问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top