微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助,什么叫timing loop?

求助,什么叫timing loop?

时间:10-02 整理:3721RD 点击:
请问各位timing loop是什么意思?怎样的代码会出现这样的loop
我只知道combination loop,timing loop不太清楚。
求助了,非常感谢

同求啊,期待。

loop 就是startpoint和endpoint都是一个flipflop的path,
D 到Q再通过logic再到D,
在分析的时候,tools会自动break这个loop,或者人为的set_disable_timing ,
timing loop在STA的时候可以减少skew来多点margin,因为launch 和capture path都是一样的
没有必要计算skew,

请问,timing loop在STA的时候可以减少skew来多点margin是什么意思?就是skew可以认为是0?

学习啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top