微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Tie cell的fanout 和 cap违反

Tie cell的fanout 和 cap违反

时间:10-02 整理:3721RD 点击:
ICC自动插入Tie cell,设定了相关约束(如下)但还是有违反,求助各位,有什么办法

你在什么阶段加入这个脚本,我也试验过,却一直没有成功.最后还是connect_tie_cell解决的,脚本和你用的差不多

用connect_tie_cells 吧,这个靠谱

恩,我看到你的帖子了,跟你同样的问题,用connect tie cell没有接上啊

感谢小编,用了下有点问题,提示成功了,但是全都skip了,实际并没有接上,跟2楼情况一样,还在找原因

脚本没写好,

小编,我用到的脚本都在这,有什么问题吗,帮忙看下,谢谢

# before routing stage ,
connect_tie_cells\
-objects [get_flat_pins -filter "net_name==VDD || net_name==VSS" ]\
-obj_type port_inst\
-tie_high_lib_cell TIEHBWP7T \
-tie_low_lib_cellTIELBWP7T \
-tie_high_port_name Z\
-tie_low_port_name Z\
-max_fanout 10

对 我也是用的这个命令通过的,我碰到一个奇怪的现象,如果connect tie cell 跟小编的的脚本并用,会导致vcs过不了,但是fm和pt都ok

请问你的max capacitance是取得多少?是lib里面的一半吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top