各位大佬，这是什么意思啊，小弟刚开始学.

2个版图不一致，具体查看一下是那些层次不对

lvs.rep 中看看ERROR/Error 说什么。

1. Need Define P/G in Layout and SPICE, and LVS Rule;
2. Check detail report for mismatched port

要么有网表没有include进来，要么有gds和spice的pin对不上

很简单，电源的lable没打

哈理工的?

是的，学长，现在按您的那个总结学习呢，我现在画完一位全加器了，请问学长在学校学到什么程度能找到实习啊，

这个东西不是我说学到哪个程度就能找到的，先把基础弄好吧，要去研究你做的这个东西的本质是什么，为什么是这样等等。努力吧，有不明白的就问。

谢谢学长