微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PrimeRail 压降EM分析

PrimeRail 压降EM分析

时间:10-02 整理:3721RD 点击:
请教各位大神,最近用PrimeRail做压降EM分析,遇到各种问题不知道怎么解决,问题如下:1. 使用IN-design的方式,在extract_supply_para时,会出现false to annotated parameter for supply net VDD的error,查看工具生成的中间结果,VDD & VSS的寄生信息提了一部分就结束了,这是不是因为规模过大的原因?
2. 对设计中的部分模块试着使用connect_view的方式进行加载,需要create_connect_view和create_macro_model,在create_macro_model时要求提供rail_liberty_file,这个文件使用什么工具可以提取,或者没有有可参考的文件(参考user_guide写出的文件总是报语法错误)?
描述的有点繁琐,希望大神们能耐心看完并不吝赐教,谢谢了!

fdsfsdfsdfsdf

sdfasfasf

出现了同样的问题,求解答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top