微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 电压降(voltage-drop)标准

电压降(voltage-drop)标准

时间:10-02 整理:3721RD 点击:
请问高手,后端设计中允许的最大静态/动态电压降分别是电源电压的百分之多少?不同的工艺尺寸下这个标准会不同吗?若不同,分别是多少?
谢谢!

这个要找foundry 问。一般静态5%,动态15%

首先谢谢2楼,但这个值是不是太大了?

5%是VDD+VSS吗

晓得了,谢谢2楼!

是的

静态/动态电压降和静态/动态功耗不是同一个概念吧?ICC工具分析出来的IR drop和report_power出来的功耗之间有什么关系呢?

静态就是最简单的那种,动态要做model的,跑起来慢,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top