带有pad设计的set_load和set_driving_cell的约束

求助，如题
对于一个带有pad的设计
输入pad，在估算set_driving_cell的时候，应该如何计算?是否还是遵循“中等偏大buff”的方法，并且将约束加载输入pad的输入端，即外部信号的输入?
输出pad，在估算set_load的时候，应该如何估算?我知道应该是需要板级的一个电容指标，并且将来会需要布PCB和用示波器测试，那么这样情况下的电容一般是多少?加载set_load的位置，是否应该是输出pad的输出端，即外围的输出信号。

这个PAD通常需要SI仿真。下面自己琢磨。

请问小编问题解决了吗，该如何设置?

没搞定，我后面对待io的设计不加约束了，当做理想来处理，因为对于信号的io，一般对内都会有一个buff做缓冲，所以我认为应该可以不用加，这个buff应该足够大了。

同问

输入设 input transition吧，对port来说，
输出一般是20~30pf，pcb上的电容值，

学习中，好多东西不是很理解啊

小编大人，我觉得加了PAD后，PAD中已经有BUFFER了，它对输入端口提供驱动，多输出端口提供负载电容。所以我觉得set_driving_cell和set_load都可以不用设置了。请小编指正。

任重道远

这个说的好，经验值pcb上20~30pF